Mentor Graphics propose une nouvelle génération d'outils de vérification fonctionnelle

Des outils, une méthodologie et des partenariats axés sur la productivité et l'efficacité de la vérification

Pour de plus amples informations, merci de prendre contact avec :
Estelle Fernandez
Mentor Graphics
estelle_fernandez@mentor.com
Clotilde Zeller
Agence Zeller
clotilde.zeller@zellercom.com


Le 8 mai 2006- Mentor Graphics (Nasdaq : MENT) annonce la sortie de sa solution complète de vérification de nouvelle génération, Questa™, combinant outils, méthodologie et partenariats en vue de conférer aux concepteurs un nouveau niveau de productivité et d'efficacité dans le domaine de la vérification. Cette annonce inclut la nouvelle plate-forme de vérification fonctionnelle Questa 6.2, la première méthodologie AVM (Advanced Verification Methodology) libre basée sur des standards de l'industrie, ainsi que le programme QVP (Questa Vanguard Program), organisation regroupant plus de 20 entreprises dédiées à la conception de solutions facilitant la création de flots de vérification plus efficaces.

"Les outils en eux-mêmes ne résolvent pas les problèmes", déclare Robert Hum, vice-président et directeur de la division Design Verification and Test de Mentor Graphics. "Vous avez besoin de standards, de méthodologies et d'une infrastructure industrielle qui permettent l'adoption rapide de nouvelles technologies. La nouvelle solution Questa répond à tous ces impératifs. Sa position unique va accélérer l'adoption des nouveaux flots dont les concepteurs ont besoin."

Les nouvelles techniques de vérification exigent une méthodologie
La nouvelle méthodologie AVM est la première véritable méthodologie de vérification complète (des algorithmes au niveau système à l'implémentation RTL). Elle rassemble des techniques avancées de vérification comme les stimuli aléatoires sous contraintes (constrained-random stimulus), une couverture fonctionnelle et des assertions dans un même environnement basé sur la modélisation au niveau transactionnel (TLM, Transaction Level Modeling) implémenté en SystemC et SystemVerilog.

Conçues d'emblée pour profiter des nouvelles capacités de vérification en SystemVerilog et SystemC, la méthodologie AVM propose un style de codage orienté objet (pour réduire la quantité de code nécessaire aux bancs de test) et une architecture modulaire (afin de permettre la réutilisation du code).

La méthodologie AVM comporte un guide d'utilisation (appelé AVM Cookbook) et, pour la première fois dans l'industrie, un code source des bibliothèques de classes de base, des utilitaires et des exemples d'implémentation écrits en SystemC et SystemVerilog. Le code et la documentation sont fournis aux termes d'une licence libre Apache 2.0.

"Les designs plus volumineux et plus complexes d'aujourd'hui et de demain requièrent des solutions novatrices. Comme la vérification reste le principal point d'achoppement dans le cycle de conception, il faut adopter de nouveaux outils et méthodologies", commente Predrag Markovic, PDG de HDL Design House. "Questa offre un environnement complet de vérification à noyau unique basé sur des standards dont l'objectif consiste à accroître la productivité des outils de vérification et à permettre l'adoption de nouvelles méthodologies comme la vérification guidée par taux de couverture (coverage-driven verification), la vérification basée sur les assertions (assertion-based verification) et la modélisation au niveau transactionnel (TLM). Enfin, l'intégration du standard SystemVerilog garantit la réutilisation et la portabilité des designs."

Questa 6.2 et la méthodologie AVM dotent les concepteurs de capacités sophistiquées de vérification
La plate-forme Questa 6.2 est une solution de vérification à langage mixte qui supporte la simulation, les assertions, la couverture et l'automatisation des bancs de test. Elle inclut le support de tous les principaux composants de la méthodologie AVM : les capacités orientées objet et à contraintes aléatoires de SystemVerilog et SystemC, le standard OSCI TLM et les capacités de couverture fonctionnelle de SystemVerilog et PSL. Aucune autre solution actuellement disponible ne supporte autant de capacités avancées dans des langages standard.

Questa ajoute une nouvelle capacité unique de couverture
En plus d'accroître les performances et d'apporter de nouvelles capacités de débogage, Questa 6.2 inclut également la première base de données UCDB (Unified Coverage Database) de l'industrie. Cette base élimine les tâches complexes de collecte/gestion des données de couverture et de regroupement de toutes les données de vérification générées par la plate-forme Questa 6.2 (provenant notamment d'autres technologies de vérification de Mentor comme les outils 0-In® et Seamless™). Grâce à l'analyse globale des données de couverture, les concepteurs peuvent accroître leur efficacité en identifiant et en éliminant les cycles de simulation inutiles, en trouvant rapidement les zones non couvertes du design et en fermant la boucle de vérification par l'intégration directe des résultats de couverture au plan de test d'origine.

Des partenaires de l'industrie viennent compléter le tableau
Aucune nouvelle technologie ou méthodologie ne peut réussir sans une infrastructure adéquate. Avec le programme QVP (Questa Vanguard Program), Mentor s'adjoint les services de leaders en matière de vérification (formation, conseils et « verification IP ») pour simplifier et accélérer l'adoption de nouveaux langages et techniques de vérification (lire le communiqué de presse intitulé "Le programme QVP…" daté du 8 mai 2006). Chaque fournisseur travaille en étroite collaboration avec Mentor pour garantir que ses produits supportent la plate-forme Questa et la méthodologie AVM.

"Notre choix a principalement été motivé par le fait que Questa supporte la vérification avec SystemVerilog", conclut Tim Holden, directeur des relations EDA chez ARM Ltd. "L'implémentation native de SystemVerilog dans Questa nous permet de développer un environnement de vérification à base de tests aléatoires sous contraintes et guidé par taux de couverture extrêmement sophistiqué. Notre cycle de développement s'en trouve grandement raccourci par rapports aux projets précédents. Questa tire pleinement partie du SystemVerilog en fournissant une solution de vérification à noyau unique qui offre des avantages en termes de performances et de débogage par rapport aux solutions multi-outils et multilangages."

Disponibilité
La plate-forme vérification Questa 6.2 sera disponible au cours du 2e trimestre 2006 et inclura l'accès au portail AVM. Pour plus d'informations, visitez le site www.mentor.com/questa

A propos de Mentor Graphics
Mentor Graphics Corporation (Nasdaq : MENT) est l'un des principaux fournisseurs mondiaux de solutions de conception électronique, pour le matériel et le logiciel, offrant des produits, des services de conseil et une assistance technique reconnue aux sociétés internationales les plus performantes du monde dans le domaine de l'électronique et des semi-conducteurs. Fondée en 1981, la société a réalisé un chiffre d'affaires de plus de 700 millions de dollars US au cours des 12 derniers mois et emploie environ 4.000 personnes dans le monde. Le siège social mondial est situé 8005 S.W. Boeckman Road, Wilsonville, Oregon (tél. : 97070-7777) ; le siège de la Silicon Valley est situé 1001 Ridder Park Drive, San Jose, Californie (tél. : 95131-2314). Site Web : http://www.mentor.com/.

Mentor Graphics et 0-In sont des marques déposées et Questa et Seamless sont des marques commerciales de Mentor Graphics Corporation. Tous les autres noms de sociétés ou de produits sont les marques déposées ou les marques commerciales de leurs propriétaires respectifs.