Mentor Graphics kündigt mit der Veloce-Produktfamilie die industrieweit schnellste Plattform für die funktionale Verifikation an

Drei- bis fünffache Produktivität
für die Verifikation von SoCs und Embedded-Systemen


DATE 2007 - Nizza, Frankreich, 17. April 2007 – Mentor Graphics kündigte heute drei neue hardwareunterstützte Verifikations-Plattformen an: Die Produkte Veloce™ Solo, Trio und Quattro basieren auf einer neuen „Emulation-on-Chip“-Architektur und ermöglichen eine Verifikation im Megahertz-Bereich für Designs bis zu 128 Millionen ASIC-Gattern, ohne Kompromisse bei der Debug-Produktivität und Modellierungs-Genauigkeit einzugehen. Die neue Verifikationsfamilie bietet die industrieweit schnellste „target-lose” und ICE (In-Circuit Emulation)-Fähigkeit, die sowohl für simultane Hardware/Software-Validierung als auch für der Verifikation von Embedded-Systemen eingesetzt werden kann, hauptsächlich in den Segmenten Multimedia/Grafik, Computing, und Telekommunikation (Netzwerke, Wireless).

„NTT setzt auf modernste Technologie, um komplexe Videoverarbeitungs-
Applikationen zu entwickeln. Dabei haben wir die hardwareunterstützten Veloce-Lösungen von Mentor evaluiert und dank der ausgezeichneten Technologie und dem exzellenten Support von Mentor auch ausgewählt. Wir sind von der schnellen Kompilierungszeit, der In-Circuit-Performance im Megahertz-Bereich und der Benutzerfreundlichkeit beeindruckt,“ sagte Ryota Kasai, Deputy Executive Director der Digital Video Business Group von NTT Electronics. „Letztes Jahr haben wir mit Veloce unsere neue Generation von Video-Codec-Chips verifiziert und jetzt haben wir bereits eine erfolgreiches Tape-Out von einem dieser Chips mit Hilfe des Veloce-Systems.erreicht.“

Die Veloce-Produktfamilie adressiert spezifische Verifikations-Applikationen und Betriebs-Modi:

  • Veloce Trio unterstreicht die führende Position von Mentor durch hohe Transaktions-basierte Beschleunigung, Benutzerfreundlichkeit sowie ereignisgenaue Simulations-Beschleunigung und erweitert den Einsatz des Produktes für die Verifikation von Embedded-Systemen. Die einbaufähige, für Multiuser geeignete Veloce Trio-Version, adressiert die Anforderungen von Logik- und Systementwicklern für Designs von bis zu 16 Millionen ASIC-Gattern in einer Datenzentrum-ähnlichen Umgebung.
  • Für Single-User-Anwendungen ermöglicht Veloce Solo die Verifikation von System-Designs bis zu einer Komplexität von 16 Millionen ASIC-Gattern sowohl als Beschleuniger als auch im ICE-Mode.
  • Die Multi-User-Version Veloce Quattro ist für Design-Teams ausgelegt, die Systeme mit bis zu 128 Millionen ASIC-Gattern entwickeln und zwar im Beschleunigungs- und/oder ICE-Mode.

„Die Ankündigung von Mentor erfolgt genau zum richtigen Zeitpunkt. RTL-Simulation kommt an ihre Grenzen, während der Bedarf an Beschleunigungs- und Emulations-Systemen wächst”, betonte Gary Smith, Chief Analyst bei Gary Smith EDA. „Außerdem befinden wir uns gerade im Übergang von der funktionalen Verifikation hin zu einem Ansatz auf ES (Elektronik-System)-Ebene. Die Transaktions-Ebene ist dabei zum bestimmenden Faktor für die Verifikations-Seite der Simulation bei den meisten komplexen Designs geworden.“

Die Veloce-Plattform stellt bereits die fünfte Generation der hardwareunterstützten Lösungen von Mentor dar, die durch die innovativen Technologien der VStation™ und Celaro™ Emulationsplattformen begründet wurden. Die Veloce-Lösung vereint einige leistungsfähige Hardware- und Software-Technologien wie Emulation-On-Chip, Virtual Wires™ oder Testbench Xpress™ auf Basis des Standard Co-Emulation Modeling Interface (SCE-MI) von Accellera.

„Unsere Entscheidung für Veloce basiert auf den ausgezeichneten Co-Simulations- und Transaktions-basierten Beschleunigungs-Technologien, den kleinen Chip-Abmessungen, den schnellen Durchlaufzeiten und der hohen Benutzerfreundlichkeit. Das alles resultiert in höherer Produktivität, wie sie von den Forschungsprogrammen der CIM-PACA „Platforme de Conception“ gefordert wird,“ sagte Yves Leduc von Texas Instruments und Mitglied des „Conseil d`administration“ der CIM-PACA Platforme de Conception. „Der Emulation-on-Chip-Ansatz von Mentor erfüllt all diese Kriterien. Wir werden das Veloce-System einsetzen, um unsere Verifikations-Herausforderungen zu erfüllen.

Auf Basis eines bewährten 90-nm-Prozesses und der patentierten Virtual Wires-Technologie von Mentor ermöglicht die neue Emulation-on-Chip-Architektur eine Produktivitätssteigerung um den Faktor drei bis fünf gegenüber bisherigen hardwareunterstützten Lösungen von Mentor. Die Architektur bietet auch schnelle Kompilierungszeiten mit bis zu 15 Millionen RTL-Gatteräquivalenten je Stunde. Im Unterschied zu anderen hardwareunterstützten Tools auf Basis von kommerziell verfügbarer FPGA-Technologie, verkürzt der Veloce-Compiler die erforderliche Zeit für die Modellierung deutlich.

Außerdem ermöglicht die Veloce-Plattform eine simulationsähnliche Debug-Sichtbarkeit für jedes Signal des Designs, ohne Einschränkungen bezüglich Kapazität und Laufzeit. Die schnelleren Durchlaufzeiten erlauben es den Entwicklern, mehrere und umfangreichere Test durchzuführen, um die Verifikation auf RTL- und Systemebene mit höherer Genauigkeit als bei einem einmaligen Durchlauf abzuschließen.

„Unsere Kunden sehen sich verstärkt dem Druck ausgesetzt, bereits beim ersten Durchlauf funktionsfähige Hard- und Software realisieren zu müssen. Das erfordert umfangreiche funktionale Verifikation auf Chip- und Systemebene bei immer kürzeren Projektzeiten. Als Antwort auf diese Herausforderungen hat Mentor in den letzten Jahren umfangreiche Ressourcen für die Entwicklung der neuen Veloce-Produktfamilie eingesetzt,“ sagte Eric Selosse, Vice President und General Manager der Emulation Division von Mentor. „Die Server-ähnlichen Charakteristika von Veloce Trio zusammen mit der für den unternehmensweiten Einsatz ausgelegten Quatro- und der personalisierten Solo-Version, setzen einen neuen Maßstab in Bezug auf das Preis-/Leistungs-Verhältnis und die hohe Benutzerfreundlichkeit.“

Mit der neuen Veloce-Familie baut Mentor seine führende Position bei leistungsfähiger Transaktions-basierter Beschleunigung weiter aus. Die Lösung bietet Beschleunigung im Megahertz-Bereich und ist kompatibel mit dem Standard Co-Emulation Modeling Interface (SCE-MI 2.0) der dritten Generation von Accellera. Die Architektur basiert auf dem SystemVerilog Direct Programming Interface und erreicht eine bis zu 1000-mal höhere Performance im Vergleich zum schnellsten Software-Simulator, ohne Interoperabilität einzubüßen. Der neue Transaktions-Compiler entkoppelt den Software-Simulator von der leistungsfähigen Veloce-Familie, um eine optimale Ausgewogenheit zwischen Bandbreite und Kommunikations-Latenzzeit zu erreichen.

Produkteinführung auf der DATE 2007
Die neue Veloce-Familie wird im Rahmen der DATE Konferenz in Nizza, Frankreich am Dienstag den 17. April (11:00 h) offiziell auf dem Stand von Mentor Graphics (M3 Mediterranée Level 1) vorgestellt. Das Produkt wird auf der Konferenz auch demonstriert.

Preise und Verfügbarkeit
Maßgeschneiderte Geschäftsmodelle ermöglichen die kurzfristige Anmietung, längerfristiges Leasing oder den Kauf der Produkte. Der monatliche Mietpreis für Veloce Trio beginnt bei 21.000 US-Dollar für eine Kapazität von 8 Millionen Gattern.
Veloce ist als Serienprodukt bereits lieferbar und unterstützt Linux-Plattformen. Für die bestehende Kundenbasis von Mentor besteht eine Aufrüstmöglichkeit auf die neue Produktfamilie. Weitere Informationen findet man unter www.mentor.com/med.

Über Mentor Graphics
Mentor Graphics Corporation (Nasdaq: MENT) gehört zu den weltweit führenden Unternehmen, die Software- und Hardwarelösungen für die Entwicklung elektronischer Schaltungen anbieten. Zu Mentors Portfolio gehören Produkte, Beratungs- und Supportdienstleistungen, auf die die weltweit erfolgreichsten Elektronik- und Halbleiterhersteller vertrauen und dies mit der Verleihung zahlreicher Auszeichnungen an Mentor zum Ausdruck gebracht haben. Das 1981 gegründete Unternehmen erzielte in den zurückliegenden zwölf Monaten einen Gesamtumsatz von über 800 Mio. US-Dollar und beschäftigt weltweit ca. 4.250 Mitarbeiter. Der Hauptsitz von Mentor Corporate befindet sich den USA, 8005 S.W. Boeckman Road, Wilsonville, Oregon 97070-7777; Die Adresse der Niederlassung im Silicon Valley lautet: 1001 Ridder Park Drive, San Jose, Kalifornien 95131-2314. Weitere Informationen unter: www.mentor.com

Weitere Informationen:

Mentor Graphics (Deutschland) GmbH
Arnulfstr. 201
80634 München
Gabriele Tremmel-Blomberg
Tel.: 089-57096-0
Fax: 089-57096-400
http://www.mentor.com/germany/

Pressearbeit:

MEXPERTS AG
Trimburgstr. 2
81249 München
Rolf Bach / Peter Gramenz
Tel.: +49-89-897361-0
Fax: +49-89-873621
Email: peter.gramenz@mexperts.de
Presse Portal: www.presseagentur.com


Mentor Graphics und Nucleus sind eingetragene Warenzeichen und die Inflexion Platform ist ein Warenzeichen der Mentor Graphics Corporation. Alle übrigen Unternehmens- oder Produktnamen sind eingetragene Warenzeichen oder Warenzeichen ihrer jeweiligen Besitzer.