Mentor Graphics espande la piattaforma Questa per la verifica funzionale e la verifica di design Low-Power

WILSONVILLE, Oregon, 14 Maggio 2007 - Mentor Graphics Corporation (Nasdaq: MENT) ha annunciato oggi di aver esteso la propria soluzione completa per la verifica Questa™, che combina strumenti, metodologie e partner industriali per offrire ai progettisti di oggi un maggiore livello di produttività ed efficienza del flusso di verifica. La nuova versione della piattaforma Questa 6.3 offre anche nuove metodologie per la verifica funzionale di design low-power gia’ a livello RTL, oltre una serie di potenti funzionalità per la gestione della verifica che consentono di gestire rapidamente e in modo efficace le attività di reporting, analisi e documentazione. Sono incluse funzionalita’ di debugging piu’ sofisticate e la versione 3.0 di AVM (Advanced Verification Methodology), la prima metodologia open-source del settore basata su standard.

“Verifica funzionale di design Low-Power e la crescente complessità dei design, sono i due driver progettuali che influenzano i flussi di verifica odierni”, sostiene Robert Hum, Vicepresidente e General Manager della Divisione Design Verification and Test di Mentor Graphics. “La complessità è anche una delle questioni di crescente rilevanza nel contesto degli ambienti/strumenti di sviluppo. Con la piattaforma per la verifica funzionale Questa 6.3 stiamo risolvendo queste questioni, grazie all’inclusione di nuove funzionalità critiche richieste oggi dai progettisti ed alla contemporanea eliminazione di molti dei problemi di integrazione legati agli strumenti, che complicano i flussi di progetto odierni. Questa combinazione rende possibile quell’incremento di produttività necessario ai gruppi di sviluppo per gestire con successo i complessi progetti di oggi.”

La verifica di funzionalita’ ”Low-Power” a livello RTL
Una efficace gestione dei consumi costituisce un aspetto progettuale critico in molte applicazioni. L’aumento delle dimensioni dei progetti odierni ha reso poco pratiche le tecniche tradizionali utilizzate per la verifica di design low-power, effettuate successivamente alla fase di place & route, come power gating o retention. La piattaforma per la verifica funzionale Questa 6.3 include una nuova tecnologia di simulazione che consente la verifica della logica di controllo dei domini di power gia’ a livello RTL (Register Transfer Level), prima della sintesi, quando è più semplice validare o risolvere questioni relative all’implementazione dell’architettura di alimentazione del sistema.

In Questa 6.3, i progettisti possono esprimere le scelte progettuali relative alla gestione dei domini di power senza modificare il proprio codice RTL – riducendo quindi eventuali costose ri-verifiche dei blocchi IP (Intellectual Property) esistenti. Questa 6.3 è in grado di simulare accuratamente il comportamento nelle fasi di accensione e spegnimento delle diverse aree di power, per verificare che il funzionamento del chip sia quello atteso in ogni stato di alimentazione del sistema. Per supportare il diffuso utilizzo nei progetti attuali delle tecniche di retention, Questa 6.3 consente di specificare agevolmente nel progetto RTL le funzionalità di retention dei flip-flop inferenziati, latch o memorie. Queste funzionalità permettono di identificare tempestivamente all’inizio del ciclo di sviluppo alcuni bug insidiosi, quali quelli legati all’interazione dei segnali di clock e di reset dei registri con gli stati di save, restore e retention.

Mentor Graphics supporta il formato UPF (Unified Power Format) di Accellera. Il Power Configuration File di Questa è stato infatti donato ad Accellera, che lo ha utilizzato per lo sviluppo di questo nuovo standard che garantisce la portabilità dei dati di progetto relativi alle specifiche di power e la piena interoperabilità tra i diversi strumenti utilizzati all’interno del flusso di progetto.

La gestione integrata dei dati di simulazione consente di raggiungere rapidamente il livello di copertura richiesto.
I progettisti ottengono enormi quantità di dati dal proprio ambiente di verifica. Riuscire ad estrarre le informazioni interessanti da questo mare di dati costituisce la chiave per migliorare la produttività della verifica. La piattaforma per la verifica Questa 6.3 include una serie di potenti funzioni per la gestione della verifica, tra le quali il database UCDB (Unified Coverage Database) che raccoglie in modo strutturato tutti i dati di verifica, l’importazione automatica dei piani di verifica da file Word, Excel o XML, ed un sistema di controllo e di reporting che chiude il cerchio del ciclo di verifica, restituendo informazioni di copertura complete e mappate direttamente sul piano di verifica.

Il Verification Manager di Questa ottimizza il processo di verifica identificando i test ridondanti, i test mirati ad uno specifico scopo (ad es. con massima copertura entro un dato tempo di simulazione, oppure che insistono su specifiche aree di copertura) come anche le aree funzionali non ancora verificate. Queste metriche consentono di migliorare l’efficienza dei gruppi di progetto impegnati nella verifica e di ridurre il tempo necessario per ottenere la copertura funzionale.

Un migliore strumento di debugging riduce i tempi di soluzione dei problemi
Il collo di bottiglia durante le verifica è costituito dal tempo necessario per analizzare e risolvere i bug. Questa 6.3 introduce nuove funzionalità per velocizzare il processo di debugging, tra le quali la tracciabilità in forma grafica basata sul codice sorgente dei risultati scorretti fino alla loro causa iniziale, ed una innovativa funzione di debugging delle asserzioni. L’Assertion Thread Viewer di Questa mostra una rappresentazione grafica della valutazione di un’asserzione o di una proprietà di copertura a partire dalla attivazione iniziale fino all’esito finale. Questa funzionalità fornisce tutte le informazioni necessarie per comprendere i motivi del successo o del fallimento di ogni asserzione e consente anche di migliorare la qualità delle asserzioni impostate, identificando le proprietà mal definite, che possono produrre un impatto cruciale sulle performance della simulazione.

AVM 3.0 estende la prima metodologia di verifica Open Source
La metodologia AVM (Advanced Verification Methodology) di Mentor costituisce la prima vera metodologia di verifica da system-level a RTL. AVM integra tecniche avanzate di verifica come il constrained-random stimulus, la copertura funzionale e le assertions in un singolo framework strutturato al livello TLM (Transaction Level Modeling), implementato sia in SystemC che in SystemVerilog. Tutte le librerie AVM sono disponibili in formato sorgente, sia in SystemVerilog che in SystemC. AVM 3.0 ora include funzionalità migliorate di gestione e di reporting, un maggior numero di ambienti top-level per l’integrazione di IP di terze parti ed un “Ricettario della Verifica” – Il Manuale Utente AVM – completamente aggiornato, che include nuovo materiale sulla programmazione Object-Oriented o piu’ tradizionali di tipo module-based.

Disponibilità
La piattaforma per la verifica Questa 6.3 sarà disponibile entro il 2° trimestre del 2007 ed include l’acceso al portale Advanced Verification Methodology Portal. Per maggiori informazioni sul prodotto, chiamare il numero 02 249894216 o consultare il sito web, alla pagina: www.mentor.com/questa.

La Mentor Graphics
Mentor Graphics Corporation (Nasdaq: MENT) è leader globale nelle soluzioni di progettazione di elettronica, hardware e software. Fornisce prodotti, servizi di consulenza e pluri-premiati servizi di supporto per le aziende di maggiore successo mondiale nei settori dell’elettronica e dei semiconduttori. Fondata nel 1981 e forte di 4’250 dipendenti nel mondo, l’azienda ha dichiarato un fatturato per gli ultimi 12 mesi di circa $800 milioni. La sede centrale si trova a 8005 S.W. Boeckman Road, Wilsonville, Oregon 97070-7777. Sito web: http://www.mentor.com/.

Mentor Graphics è un marchio registrato e Questa è un marchio di Mentor Graphics Corporation. Tutti gli altri nomi di aziende o di prodotti sono marchi registrati o marchi dei rispettivi proprietari.

Per ulteriori informazioni, rivolgersi a:

Anna Romanelli
ITALMARCO
Tel. 02 76203305
anna@italmarco.com

Maria Grazia Cortesi
MENTOR GRAPHICS
Tel. 02 249894.216
maria-grazie_cortesi@mentor.com