Sign In
Forgot Password?
Sign In | | Create Account

Séminaire MODELSIM

Aperçu

La sécurité et le gain de temps dans le design sont des critères essentiels dans les études actuelles.

Lors de ce séminaire, vous apprendrez comment sécuriser vos Designs FPGA en gagnant du temps.

ModelSim vous permet de répondre à ces attentes grâce à ces fonctionnalités performantes qui lui confèrent son statut d'outil de simulation le plus puissant et le plus répondu du marché.

Ce séminaire démontrera aux futurs utilisateurs la performance des fonctionnalités de Modelsim pour le débugage et la vérification. Il permettra également aux utilisateurs actuels d'accroitre leurs connaissances sur les possibilités de cet outil.

Ce que vous apprendrez

Lors de ce séminaire, nous aborderons les nouvelles technologies de conception :

  • La couverture de code permet de sécuriser un design. La génération automatique de rapport permet de documenter tous les designs soumis aux normes aéronautiques (DO 254), ferroviaires (EN 50129), médicales ou de sécurités nucléaires.
  • l'outil Dataflow permet un gain de temps dans la mise au point de vos codes (une sortie d'un FPGA passe à X, Dataflow permet de remonter directement dans le code source jusqu'aux drivers à l'origine du problème).
  • Les assertions réduisent de façon significative le temps d'écriture des Testbenchs et permettent de vérifier des comportements de façon automatique. En utilisant les langages PSL ou System Verilog, les assertions fournissent une information visuelle en temps réel.
  • Dans ModelSim, la mise en œuvre des assertions est simplifiée par la présence d'une bibliothèque d'assertions prête à l'emploi.

Qui doit participer

  • Ingénieurs FPGA / ASIC
  • Ingénieurs Vérification
  • Chefs de projets